Sematech утверждает жизнеспособность high-k для норм 45 нм

В процессе 2-х докладов на симпозиуме, посвященном проблемам микросхем сверхбольшой степени интеграции или СБИС (2006 Symposium on VLSI Technology), инженеры Sematech показали технические детали материалов для металлических электродов, на базе которых можно создавать нМОП (nMOS) транзисторы с малым пороговым уровнем напряжения, используя изоляторы с большой диэлектрической постоянной (т. Н. High-k).

помимо этого, было рассказано О подходе, позволяющем производить транзисторы с соблюдением норм 45-нм техпроцесса И малым потребляемым током в режиме ожидания.

О первом достижении группы Sematech Advanced Gate Stack вместе с Texas Instruments (TI) уже заявлялось этой весной: О полевом транзисторе структуры nMOSFET с металлическими электродами, эффективным при 4, 0 эВ. На симпозиуме уполномоченный Sematech поведал об итогах трехлетней работы при участии нескольких университетов И компаний, направленной на идентификацию материалов для nMOS-металлических электродов. В процессе этой работы было исследовано более 250 разных материалов на разных изоляторах И было показано, что стандартный КМОП-процесс с использованием high-k диэлектриков можно применять И на более тонких, нежели сегодня, норм��х технологического процесса. Например, 45 нм.

Во 2-м отчете было рассказано О новой технологии DHDMG (dual high-k, dual metal Gate - двойной металлический затвор с изолятором, обладающим высокой диэлектрической постоянной), позволяющей создавать КМОП-транзисторы с малым пассивным током потребления.

так, можно сказать, что подход Intel, использующей " традиционные " high-k диэлектрики (а также " сухую " литографию, но это к делу не относится) для 65-нм норм И собирающейся делать то же наиболее И для 45-нм норм, получил научное обоснование, правда, с некоторыми оговорками в виде технологий двойных затворов. И кто знает, имеет возможность быть, в недалеком будущем инженерам получится показать возможность применения традиционных технологий И для 32-нм ?